泰克科技的高性能LPDDR4X-4266MT/s 测试方案

LPDDR4标准是行业领先的低功耗易失性（DRAM）存储标准，用于存储系统代码，软件应用和用户数据。

由于应用领域的特殊性，DDR总线对传输延时的要求特别高，数据传输和流程控制直接通过多种不同功能的信号线同步协作来完成，典型的信号线包括时钟、DQS、地址、控制和数据信号，仅数据信号线就高达64根，并且地址、控制和数据信号均使用单端信号的方式来传输，测试挑战很大。

客户面临三大挑战，读写分离、信号采集、复杂的标准和繁多的测量项。 

Cadence IP支持JEDEC LPDDR4X/4/3和DDR4标准，提供了成熟的，功能强大的兼容性验证解决方案，适用于知识产权（IP）、片上系统（SoC）和系统级验证。LPDDR4X在LPDDR4的基础上进一步将I / O电压从1.1V降低到0.6V来节省更多功率，支持的 DATA RATE 高达4266MT/s，旨在满足最新一代移动设备(如智能电话、平板电脑、超薄笔记本电脑)，以及高级辅助驾驶系统(ADAS)和L3/L4自动驾驶应用对高性能和高存储密度的要求。

作为Cadence在南京的全资子公司，南京凯鼎电子科技有限公司是一家EDA和IP设计服务提供商，在DDR IP方面，凯鼎电子开发了基于SMIC14SFP工艺的DDR4、LPDDR4以及LPDDR4X 接口的IP, LPDDR4以及LPDDR4X的速率可达4266MT/s，是目前国内基于SMIC14SFP工艺的最高速率DDR IP。

—— Cadence南京工程师表示

对于读写分离问题，泰克使用独有的Search & Mark功能，基于Read和Write之间细微的差别，比如相位、幅度、Preamble长度、控制信号状态，来准确定位并精确测量波形中所有的Read或Write，轻松解决读写分离难题。

对于信号采集问题，泰克和合作伙伴Nexus推出DDR专用的Interposer夹具，在保证信号采集质量的同时，使得信号的获取变得非常简单。还可以利用SDLA软件对夹具进行去嵌处理，消除夹具带来的信号完整性损失。

面对复杂的标准和繁多的测量项，泰克的DDRA软件支持所有DDR相关标准，包括DDR1/2/3/4,LPDDR1/2/3/4/4X,GDDR3/5，支持JEDEC标准中所有信号完整性相关的测量项，帮助工程师轻松完成测量任务。